Транзисторная логика с непосредственными связями (ТЛНС) или резисторно-транзисторная логика (РТЛ)
Основная схема НЕ—И (НЕ—ИЛИ) этого типа показана на рис. 1,а. В большинстве разработок сопротивление RQ небольшое, но вполне конечное, поэтому предпочтителен термин РТЛ. Такая схема проста в изготовлении благодаря некритичности сопротивлений и возможности объединения коллекторов. Она может быть рассчитана на работу при относительно высоких скоростях и малом потреблении мощности. Когда транзисторы с общим коллектором запираются, весь ток резистора RK течет в нагрузку (состоящую из паразитной реактивности и входных сопротивлений последующих ключей). При отпирании транзисторов их токи непосредственно изменяют потенциал в точках соединения ключей.
Серьезной проблемой в данном типе логики является неравномерное распределение тока от общего источника сигнала по параллельно соединенным базовым вхо-дам вентилей: максимальный ток будет течь в базу транзистора с минимальным f/бэоткр или транзистора, находящегося в более нагретой части корпуса. Чтобы выравнять входные напряжения и снизить таким образом влияние разброса t/бэоткр, в цепь базы включают резисторы i/?6. При этом достигается также увеличение нагрузочнои способности ключа. Однако наличие /?б приводит к уменьшению тока, закрывающего насыщенный транзистор.
Таким образом, выбор диктуется компромиссом между нагрузочной способностью ячейки и ее быстродействием. Помехоустойчивость такой схемы, как правило, невысока, особенно при высоких температурах и большом коэффициенте разветвления. Типичные рабочие характеристики схемы представлены на рис. 1,6.
Поскольку вполне возможен разброс величины f/K3Hac порядка 200 мв, то в худшем случае ячейка будет иметь ничтожную помехоустойчивость уже при температуре, близкой к 75° С.
Величина /ИЗб слегка увеличивается с ростом температуры, но резко падает с увеличением коэффициента раз ветвления. Следует заметить, что импеданс источника и входной импеданс соединений являются функцией состояния управляющего транзистора и поэтому помехоустойчивость системы зависит от логического уровня.