Первый метод (рис. 13) позволяет, например, сформировать изолированные транзистор и резистор после того, как получена многослойная полупроводниковая структура (рис. 13,а), состоящая из четырех полупроводниковых слоев, изолированных от поликристалличёской подложки слоем S.O2. Такая структура может быть получена на кремнии методом эпитаксиального выращивания. Теперь вместо серии маскировок, используемых обычно при изготовлении модуля, для получения структуры, показанной на рис. 13,6, используется единый процесс трехмерного формирования.

В случае отпирающей помехи схемы РЕТЛ и ТЛНС имеют почти одинаковую помехоустойчивость и притом меньшую, чем РТЛ. В случае запирающей помехи иДиодно-транзисторная логика с резистивно-емкостны-ми связями (РЕДТЛ). Вид этой схемы (весьма популярной в случае дискретных компонентов) показан на рис. 3,а. Использование резистора R для смещения уровня обеспечивает известную свободу при разработке схемы; однако для задания нижнего уровня потенциала базы необходимым элементом оказывается резистор RQ,
при условии одинаковых избыточных токов эти выводы остаются в силе. В присутствии низкочастотных помех РЕТЛ может оказаться оптимальным вариантом вследствие того, что цепь RQC является фильтрсм верхних частот.Напряжение Д

Интегральные схемы — тонкопленочные, толстопленочные, монолитные полупроводниковые и др. - - могут быть описаны в общем виде, но весьма точно в терминах физических свойств и размеров плоской подложки. Пусть подложка расположена в координатной плоскости х, у и пусть z — направление, перпендикулярное к плоскости подложки (рис. 12). Пусть Р означает физические свойства в любой точке подложки, причем P(z) есть функция Р в направлении z при заданных х и у, а Р у) есть функция Р в плоскости, определяемой фиксированным значением z.
Современные ИС изготавливаются путем чередования Р (г) -процессов (материалов) и Р(х, у) -процессов (конфигураций). Это обусловлено тем фактом, что использование трафаретов и шаблонов связано с двухмерными процессами и этап Р(х, y)i определяющий геометрию, как правило, выполняется перед каждым очередным Р (z) -процессом. Если бы эти процессы могли быть разделены так, чтобы большинство этапов P(z) выполнялось до этапов Р(х, у), то можно было бы заготавливать и хранить подложки — полуфабрикаты с последующим окончательным превращением их в функциональные схемы.

Контрольный квадрат используется не только для контроля осаждения, но и для проверки величины сопротивления до и после травления и после старения.
Во время технологического процесса регулярно проводится измерение температурного коэффициента, причем допустимы только положительные величины. При содержании хрома от 40 до 45% (которое определяется с помощью рентгеновского спектроскопа) температурный коэффициент лежит в пределах (10—50) 10~6 1/°С.
Весьма существенно, чтобы в тонкопленочных микросхемах пленки были жестко связаны с подложкой. В этом отношении резистивные пленки не представляют никаких проблем. Что касается золота, наносимого сразу вслед за нихромом без нарушения вакуума, то, с одной стороны, оно не может осаждаться из «паровой фазы» (иначе его было бы невозможно удалить селективным травлением), а с другой стороны, без глубокого внедрения или диффузии связь оказывается очень слабой.